在集成电路工艺中，A20B-8100-0880实现夹层电阻有很多种方法。本文研究的夹层电阻就是其中的一种，它不需要通过额外增加光刻MASK层就能实现。图1为该夹层电阻的平面示意图。图1中，夹层电阻区为低浓度的P型注入区，它主要利用工艺中的现有层次实现，比如Pbase层或者Pbody层。该P型夹层电阻区被N+和N阱*包围，因此该结构就是一个被N+和N阱两个层次夹在中间的P型夹层电阻。

A20B-8100-0470
A20B-8100-0721
A20B-8100-0861
A20B-8100-0762
A20B-8100-0851
A20B-8100-0620
A20B-8100-0880

   夹层电阻的优势是阻值很高，缺点是对电压比较敏感。对该夹层电阻进行I-V扫描，起始电压为0 V,步进为0.5 V,结果发现如下特性：当电阻两端电压从0开始增加时，夹层电阻的阻值迅速上升，但是到电压超过4 V左右后，电阻阻值虽然还是继续增加，但是此时呈现出线性上升的特性，即电阻跟随电压呈比例地上升，当电压到14~15 V左右时，电阻开始急剧减小，呈现出击穿效应。
A20B-8100-0861

A20B-8100-0620
A20B-8100-0721

A20B-8100-0450
A20B-8100-0470
A20B-8100-0762
A20B-8100-0851